일반기술

고속출력변환 기능을 가지는 전류감지형 씨모스 플립플롭

본 발명은 빠른 출력 변화속도를 갖는 전류감지형 CMOS 플립플롭에 관한 것이다. 본 발명에 의한 전류감지형 CMOS 플립플롭은, 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭레벨이 VDD 전압일 때 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 1] , [IMAGE 2] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 3] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 4] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 5] )를 출력하는 반전출력부를 포함함을 특징으로 한다. ; 본 발명에 의하면, 입력신호가 출력단에서 래치되기까지의 통과되는 게이트단이 감소시키고 반전/비반전출력부에서 각 트랜지스터의 폭을 조정함으로써 출력변환시 각 출력신호가 서로 대칭을 이루며 고속으로 변환되고, 소비전력과 사이즈가 작은 전류감지형 CMOS 플립플롭을 제공한다. 클럭(CK)과 입력신호(D)를 유입하여 상기 클럭의 레벨이 0 전압인 경우 VDD전압을 유지하며 상기 클럭레벨이 VDD 전압인 경우 상기 입력신호(D)레벨과 반전과 비반전레벨을 각각 유지하는 프리차지노드 ([IMAGE 48] , [IMAGE 49] )를 구비한 전류감지증폭부; PMOS 트랜지스터(P5)의 게이트는 상기 프리차지노드([IMAGE 50] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P5)와 NMOS 트랜지스터(N7, N8)가 직렬로 접속되고, NMOS 트랜지스터(N7)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P5)의 드레인으로부터 래치된 상기 입력신호(D)를 출력하는 비반전출력부; 및 PMOS 트랜지스터(P6)의 게이트는 상기 프리차지노드([IMAGE 51] )와 접속되며, VDD와 접지사이에 PMOS 트랜지스터(P6)와 NMOS 트랜지스터(N9, N10)가 직렬로 접속되고, NMOS 트랜지스터(N9)의 게이트에는 클럭(CK)이 유입되고, 상기 PMOS 트랜지스터(P6)의 드레인으로부터 래치된 반전입력신호([IMAGE 52] )를 출력하는 반전출력부를 포함함을 특징으로 하는 고속 출력 변환기능을 가지는 전류감지형 CMOS 플립플롭.