일반기술

온칩 캐피시터를 이용한 씨모스 풀스윙 출력 구동회로

본 발명은 온-칩 캐패시터에 충전된 전하를 이용하여 스위칭 노이즈를 감쇄시키는 온-칩 캐패시터를 이용한 CMOS 풀스윙 출력구동회로에 관한 것이다.; 본 발명에 따른 온-칩 캐패시터를 이용한 CMOS 풀스윙 출력구동회로는, 입력신호를 입력받아 상기 입력신호에 반전되지 않은 제1 구동신호 및 상기 입력신호에 반전된 제2 구동신호를 발생하는 입력수단; 상기 입력수단에서 제공되는 제1 구동신호 및 제2 구동신호를 입력으로 하여 캐패시터를 충전하거나 방전하는 캐패시터 충전방전수단; 및 상기 입력수단에서 제공되는 제1 구동신호를 입력받고, 상기 캐패시터 충전방전수단으로부터 캐패시터에 충전된 전하를 입력받아 그 출력단자에 출력신호를 출력하는 메인 구동수단;을 구비하는 것을 특징으로 한다. 따라서, 본 발명의 온-칩 캐패시터를 이용한 CMOS 풀스윙 출력구동회로는 온-칩 캐패시터에 충전된 전하를 이용하여 스위칭시간을 단축하면서 스위칭노이즈도 감소시키며, 종래의 2차 LRC 등가회로가 아닌 3차 이상의 고차 LRC 등가회로를 제공함으로써 LRC ringing에 의한 overshoot를 감소시키고 고속동작이 가능하다. CMOS 풀스윙 출력구동회로에 있어서, 입력신호를 입력받아 상기 입력신호에 반전되지 않은 제1 구동신호 및 상기 입력신호에 반전된 제2 구동신호를 발생하는 입력수단; 상기 입력수단에서 제공되는 제1 구동신호 및 제2 구동신호를 입력으로 하여 캐패시터를 충전하거나 방전하는 캐패시터 충전방전수단 으로서, 상기 캐패시터 충전방전수단은 제1 및 제2 PMOS 트랜지스터, 제1 및 제2 NMOS 트랜지스터와 제1 및 제2 캐패시터를 포함하고, 상기 제1 PMOS 트랜지스터의 게이트와 상기 제1 NMOS 트랜지스터의 게이트가 공통으로 접속되어 상기 입력수단에서 제공되는 제1 구동신호를 입력받고, 상기 제2 PMOS 트랜지스터의 게이트와 상기 제2 NMOS 트랜지스터의 게이트가 공통으로 접속되어 상기 입력수단에서 제공되는 제2 구동신호를 입력받으며, 상기 제2 PMOS 트랜지스터의 소스에는 상기 제2 캐패시터에 접속되어 전원전압에 접속되고, 상기 제2 PMOS 트랜지스터의 드레인 및 상기 제1 PMOS 트랜지스터의 소스가 공통으로 접속되어 상기 제1 캐패시터에 접속되며, 상기 제1 PMOS 트랜지스터의 드레인 및 상기 제1 NMOS 트랜지스터의 드레인이 공통으로 접속되어 출력단자에 접속되고, 상기 제1 NMOS 트랜지스터의 소스 및 상기 제2 NMOS 트랜지스터의 드레인이 공통으로 접속되어 상기 제2 캐패시터에 접속되며, 상기 제2 NMOS 트랜지스터의 소스는 상기 제1 캐패시터에 접속되어 접지전압에 접속되는 캐패시터 충전방전수단 ; 및 상기 입력수단에서 제공되는 제1 구동신호를 입력받고, 상기 캐패시터 충전방전수단으로부터 캐패시터에 충전된 전하를 입력받아 그 출력단자에 출력신호를 출력하는 메인 구동수단;을 구비하는 것을 특징으로 하는 온-칩 캐패시터를 이용한 CMOS 풀스윙 출력구동회로.