일반기술

반도체 메모리의 등화 수신기

디지털 보정을 사용해 수신기의 오프셋 전압을 제거하고, 데이터와 클록 사이의 스큐를 제거하고, 등화 계수 설정을 통해 채널 간 간섭을 제거하는 등화 수신기가 개시된다. 본 발명에 따른 등화 수신기는 데이터를 전송하기 전에 초기 설정 모드에서 송신단에서 보낸 특정 데이터 패턴의 수신단 입력값을 샘플하여 현재와 이전의 데이터를 비교하여 등화 계수를 설정한다. 디지털 보상 기능을 갖는 반도체 메모리의 수신 장치에 있어서, 데이터 전송 속도보다 n 배 큰 주기를 갖는 외부 클록 신호를 입력받고, 360°/n 의 위상 차를 가지고 데이터 변화 구간의 중앙에 내부 클록의 천이부가 위치하는 n 개의 상기 내부 클록을 생성하는 클록 생성부; 초기 설정 모드에서 오프셋 상수를 결정하고, 송신단에서 보낸 특정 데이터 패턴의 수신단 입력값을 샘플하여 현재와 이전 데이터를 비교하여 등화 계수를 결정하고, 외부에서 입력되는 데이터 신호 및 상기 클록 생성부로부터 상기 n 개의 내부 클록 신호를 입력받고, 상기 결정된 등화 계수와 상기 오프셋 상수에 따라 상기 데이터 신호에 대한 디지털 보상을 하는 등화 수신부; 상기 등화 수신부의 출력 신호에 응답하여 상기 클록 생성부의 위상 변경 값을 조절하는 제1 제어 신호 및 상기 등화 수신부의 등화 계수를 조절하는 제2 제어 신호 및 오프셋을 조절하기 위한 제3 제어 신호를 생성하는 FSM 부; 및 상기 제1, 제2 및 제3 제어 신호를 상기 FSM 부로부터 입력받고 저장하기 위한 레지스터를 포함하는 것을 특징으로 하는 수신 장치.