일반기술
병렬성을 증대시키는 버스 구조 및 중재 방식
○ 기술발명의 목적 : 본 기술은 세그먼트 버스 구조의 병렬성의 한계를 극복하고, 삼상태 버퍼 등을 사용함으로써 발생하는 전력 소모를 줄일수 있는 방법을 고안하고, 클락 주기가 지나치게 늘어나서 시스템 성능을 저하시키는 문제를 해결하려고 한다.본 기술은 세그멘티드 버스 구조를 확장하여 하드웨어 자원을 추가하거나, 새로운 중재 방식을 사용하고 클락 주기 증가를 최소화하여 시스템의 성능을 증대시키는 방식을 보여준다.○ 기술 요약 및 특징 : 본 기술은 온 칩 버스에 관한 것으로, 원래 전력 소모를 줄일 목적으로 만들어진 세그멘티드 버스의 구조를 확장하고 새로운 중재 방식을 채용하여 병렬성을 증대시킴으로써 전체적인 버스 시스템의 성능을 최대화 시키는 방법에 관한 것이다.
기술정보
- 기술분류
- 통신 > 기타 통신
- 보유기관
- 충남대학교
- 기술유형
- 일반기술
- 등록일
- 2007-12-21
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.