일반기술

결정적 BIST에 있어서의 효율적인 리씨딩 장치

*기술의 개요본 발명은 가변길이 LFSR(VLMP-LFSR)과 비트 고정 시퀀스 생성기를 새로운 방식으로 개량하여 인코딩 효율을 높이기 위한 BIST에서의 리씨딩 장치를 제공하는 것을 목적으로 한다.*구성 및 작용 본 발명에서는 가변길이의 다중 특성 다항식을 사용하는 LFSR(VLMP-LFSR)을 사용한 새로운 리씨딩 장치를 개시한다. 본 발명의 리씨딩 장치는, 테스트 패턴을 생성하는 역할을 하며, 그 특성 다항식의 길이가 가변되는 VLMP-LFSR, VLMP-LFSR의 의사 무작위 패턴 생성 모드 및 결정 패턴 생성 모드를 변경하는 테스트 제어기, 현재 생성할 패턴별로 VLMP-LFSR의 특성 다항식을 결정하기 위한 신호를 생성하는 특성 다항식 디코더, 결정 패턴의 특정 비트를 0 또는 1로 고정시키는 비트고정 시퀀스 생성기, 테스트 제어기로 하여금 인가된 패턴의 수와 결정 패턴의 수에 따라서 의사 무작위 테스트 모드에서 결정적 테스트 모드로 모드를 변경하거나 특성 다항식 디코더의 입력으로 사용하도록 출력하는 패턴계수기, 테스트 제어기로 하여금 VLMP-LFSR로 인가되는 Seed 데이터의 수를 참조하여 리씨딩 동작을 수행하는데 사용되며, 비트 고정 시퀀스 생성기의 입력으로 사용되도록 하는 비트계수기로 구성된다.*기대효과 종래의 결정패턴 내장 BIST 기술보다 인코딩 효율을 대폭 향상시켜서 반도체칩이나 SoC의 IP에 대한 테스트를 효율적으로 수행할 수 있도록 하여 테스트 비용을 줄일 수 있다. 또한 비교적 작은 하드웨어 오버헤드를 사용하여 구현이 가능하므로 BIST 기능을 삽입할 경우의 칩 제조 비용을 줄일 수 있는 장점이 있다.