일반기술
반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법
본 발명은 반도체 기판 위에 형성되는 3차원 구조물의 형상 진화를 컴퓨터 모의 실험하는 수치해석기에 관한 것으로, 특히 셀 방법을 이용하여 반도체 기판의 형상 변화를 예측하는 토포그래피 시뮬레이션에 이용되는 데이터 구조를 개시하고, 시뮬레이션에 소요되는 메모리 공간 및 계산 시간을 최소화하는 기술을 제공한다.본 발명은 데이터 구조로서 배열 데이터 구조와 셀 리스트만을 사용하고, 시뮬레이션이 진행되는 동안에 생성될 수 있는 보이드를 검사하고 제거하는 방법을 제공한다. 또한, 본 발명은 시뮬레이션이 수행되는 동안에 쉽게 시뮬레이션 영역을 확장할 수 있는 방법을 제공한다.
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 인하대학교
- 기술유형
- 일반기술
- 등록일
- 2007-12-27
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.