일반기술
유한체 곱셈기
본 발명은 유한체 곱셈기에 관한 것으로서, 외부로부터 M개의 A-지수들 및 M개의 B-지수들을 입력하며, 다수개의 레지스터들을 구비하는 A-지수 레지스터 블록; 상기 A-지수 레지스터 블록과 연결되며, 상기 A-지수 레지스터 블록과 연동하여 상기 M개의 A-지수들과 상기 M개의 B-지수들을 승산하고, 상기 승산된 값들을 출력하는 T개의 모듈 블록들; 및 상기 T개의 모듈 블록들의 출력들을 입력하고 이들을 논리 연산함으로써 곱셈 속도가 T배 향상된 곱셈 결과값을 출력하는 논리부를 구비함으로써 곱셈 속도가 T배 향상된 곱셈 결과값을 얻을 수 있다.
기술정보
- 기술분류
- 전기·전자 > 기타 전자요소 기술
- 보유기관
- 연세대학교
- 기술유형
- 일반기술
- 등록일
- 2007-12-27
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.