일반기술

1/2 승수 누적형 비교 전압 발생기를 이용한 순차적 아날로그-디지털 변환기 구조 및 회로.

본 발명은 아날로그-디지털 변환 장치에 관한 것으로서, 저전력 고속 AD변환 및 적은 면적을 위한 구조이며, 기존의 AD 변환기의 구조 분류에 속하지 않는 새로운 카테고리의 구조를 갖는 아날로그-디지털 변환 장치를 제공한다. 이를 위해 본 발명은, 변환 사이클 클럭에 따라 기준 전압을 순차적으로 1/2 배로 분할하여 출력하는 분할기와, 분할기의 전압을 가산 또는 감산하여 다음 비트를 결정하기 위한 비교 전압을 출력하는 누적기 및, 누적기의 출력과 입력 신호를 비교하여 해당 비트의 디지털 논리값을 결정하는 비교기, 비교기의 출력값을 순차적으로 저장하는 레지스터로 구성된다. n 번째 비트를 결정하기 위한 비교전압을 얻기 위하여 선택기는 (n-1)번째 비트의 비교기 출력에 따라 분할기 출력을 누적기에 가산할 것인지 감산할 것인지를 선택한다. 이러한 과정을 반복 수행하여 상위 비트부터 순차적으로 AD 변환된 디지털 출력값을 얻는다. 또한, 다수의 아날로그 입력을 다수의 채널로 AD 변환 시, 분할기는 전체 시스템에 1개를 구현하여 공유하고, 누적기 및 비교기만을 각각의 입력 신호에 대하여 배치하여 각 채널의 입력에 따라 각기 다른 비교 전압을 출력한 뒤, 비교기에 의해 디지털 변환하여 레지스터에 저장한다.