일반기술
분할된 LFSR을 이용한 저전력 결정패턴 BIST 방법 및 장치
본 발명은 반도체디바이스의 테스트를 위한 결정패턴 BIST에 있어서, 천이수를 감소시켜서 소비전력을 감소시키기 위하여 LFSR을 분할 사용하는 기술에 관한 것이다. 본 발명에 따른, 반도체디바이스의 스캔체인에 테스트패턴을 인가하여 디바이스를 테스트하는 결정패턴 BIST 기술은, ATPG에 의해서 생성된 테스트큐브를 0설정 큐브와 1설정 큐브로 분할하는 제1단계와, 상기 두 개의 테스트큐브로부터 생성된 테스트패턴을 조합하여서 테스트패턴을 생성하는 제2단계와, 상기 생성된 두 가지 테스트패턴을 비교하여 생성값이 같은 경우에는 그 값을 스캔체인의 입력값으로 사용하고, 값이 다를 경우에는 이전 스캔체인 입력값을 사용하는 제3단계로 구성된다.
기술정보
- 기술분류
- 전기·전자 > 기타 전자요소 기술
- 보유기관
- 연세대학교
- 기술유형
- 일반기술
- 등록일
- 2007-12-27
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.