일반기술
원하는위상에주파수및위상로킹회로를로킹시키기위한회로(CIRCUIT FOR CAUSING FPLL TO LOCK IN DESIRED PHASE)
주파수 로크 조건에 따라 동작되는 로크스위치(Lock Switch)를 포함하는 쌍위상 안정 주파수 및 위상 로킹 회로(Frequency and Phase Locked Loops ; FPLL)에 관한 것으로서, 로크스위치가 제 3곱셈기 입력에 사전 결정된 전압을 줌으로써, 로킹 회로가 복조된 신호의 원하는 극성을 생성하는 위상에 로킹될 수 있게 한다. 주파수 로크인디케이터(Lock Indicator)는 로크스위치에 의하여 사전 결정된 전압이 회로의 실제적인 로킹 위상과 상관없는 제 3곱셈기에 입력되도록 동작한다. 만약에 로킹 위상이 틀리다면, 그 역전압은 전압제어발진기(VCO)로 하여금 위상이 180°비켜나게 해서 회로는 회로의 다른 쌍안정 조건에 로킹되게 한다.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-02
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.