일반기술

지연 시간 보상이 가능한 위상 반전 회로

하이 스피드 이엠아이(EMI)제어 기술에 관한 것으로써, 보다 상세하게는 고속으로 동작하는 신호선을 갖는 회로에서 생기는 EMI를 축소시키기 위하여 사용되는 지연 시간 보상이 가능한 위상 반전 회로에 관한 것이다. 이와 같은 위상 반전 회로는 EMI를 저감시키고자 싱글 라인의 입력 신호를 상호 역 위상의 복수 출력으로 형성하는 것에 있어서 버퍼의 수를 동일하게 대칭으로 형성하여 회로 소자의 전달 지연에서 초래되는 위상각의 불일치를 해소 할 수 있도록 이루어진 지연 시간 보상이 가능한 위상 반전 회로를 제공하기 위하여 하나의 동일 신호 입력단(IN)에 입력 신호를 반전 출력하는 입력반전부(10)와, 신호 입력단의 레벨과 동일한 레벨로 출력하도록 복수의 버퍼(21,22)를 갖는 제1버퍼(20)와, 신호 입력단의 레벨과는 반전된 레벨로 출력하도록 복수의 버퍼를(31,32) 갖는 제2버퍼(30)와, 제1버퍼(20)와 제2버퍼(30)의 출력 레벨을 반전 출력하는 제1반전 출력부(40)와 제2반전 출력부(50)를 각각 결합하여 이루어진다.