일반기술

플래시 메모리 소자 및 그 제조방법

<기술의 개요>본 기술은 플래시 메모리 소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 MOS 기반 플래시 메모리 소자의 축소화 특성과 성능을 개선하고 메모리 용량을 늘리기 위한 새로운 소자 구조에 관한 것이다.<기술의 특징>본 기술에 의하면 기존의 공정과 양립성이 있고, 쉽게 구현이 가능한 고집적, 고성능, 2 bit 구현이 가능한 함몰채널 기반의 새로운 소자 구조를 제시한다. 이렇게 제안된 소자는 함몰된 채널 내에 전하저장을 위한 노드를 스페이서 형태로 형성하여 2차원 상의 셀 면적을 크게 줄이면서 2 bit가 가능하고 짧은 채널효과가 억제되는 구조를 갖는다. 또한, 함몰된 실리콘 표면 주변의 절연막을 선택적으로 약간 제거하면 함몰된 채널의 표면 뿐만 아니라 측면이 드러나고 이 상태에서도 스페이서를 형성하여 저장노드로 이용하게 되면 채널에 대한 제어전극의 통제능력을 개선하고 소자의 on/off 특성을 개선할 수 있다.