일반기술

조건부 메모리 억세스 회로

- 개요본 기술은 조건부 메모리 억세스 회로에 관한 것. - 특징 본 기술은 사용자의 설정에 따라 디버깅을 위한 대략의 메모리 억세스 시점을 설정하는 메모리 억세스 브레이크값을 출력함과 아울러 그 대략적인 디버깅 구간에서 정확한 시점을 설정하는 어드레스 및 메모리 읽기, 쓰기 억세스 제어신호를 출력하는 호스트 컴퓨터와, 상기 호스트 컴퓨터의 출력신호를 입력받아 상기 디버깅 구간에서 프로세서에서 출력되는 어드레스와 상기 호스트 컴퓨터의 어드레스를 비교하여, 동일하면 프로세서에서의 읽기, 쓰기 인에이블 신호와의 조합에 의해 디버깅을 위한 브레이크 시점으로 인식하는 브레이크 신호를 출력하는 메모리 억세스 제어부와, 상기 메모리 억세스 제어부의 브레이크신호에 따라 메인 클럭신호를 출력하거나, 차단하는 클럭제어부와, 상기 클럭제어부의 출력신호에 따라 상기 디버깅 구간에서 프로세서의 어드레스, 쓰기 또는 읽기 인에이블신호, 데이터가 메모리에 인가되지 않도록 차단하는 메모리 제어부로 구성됨.- 효과 디버깅을 위한 브레이크 동작을 프로세서의 동작 중에 실현 가능.