일반기술
엠펙디코더의 역이산여현변환장치
본 기술은 MPEG 디코더의 역이산여현변환장치에 관한 것으로, N×N IDCT 커널 행렬의 대칭성을 이용함으로써 IDCT 블록의 승산기의 수를 N/4개로, 누산기의 수를 N/2개로 감소시키고, 이와 같은 하드웨어 구성요소의 감소에도 불구하고 동작속도의 손실이 전혀 발생하지 않도록 한다.- 특징승산기와 누산기의 수가 감소하여 전체적인 하드웨어의 크기가 감소한다. 하드웨어의 크기가 감소함에도 불구하고 MPEG2의 MP@ML 및 CCIR 601의 해상도와 동작 속도의 요구조건을 충분히 만족한다.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-09
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.