일반기술

시분할 듀플렉스 모드에서의 채널 코딩 장치

기술의 개요 - 본 기술은 차세대 이동통신 시스템에 관한 것으로, 특히 1.28MCPS의 저속 칩 레이트를 갖는 시분할 듀플렉스(TIME DIVISION DUPLEX :TDD) 모드에서의 채널 코딩 장치에 관한 것이다. 기술의 특징 - 특정 사용자의 임의의 액세스 시도에 대한 응답으로 전송될 소정 비트수의 제어 정보 비트들을 짝수 번째 비트열과 홀수 번째 비트열로 나누어 출력하는 직병렬 변환기, 서로 다른 비트열에 특정 사용자에 할당된 코드들을 각각 곱하는 복수개의 제1 곱셈기와 어느 한 비트열에 복소수 성분을 곱하는 제2 곱셈기, 제1 곱셈기와 제2 곱셈기로부터 출력된 비트열들을 합성하여 출력하는 덧셈기, 합성된 비트열들을 다른 사용자들의 합성된 비트열들과 다중화하는 코드 다중화기, 코드 다중화된 비트열들에 채널화 코드를 곱하는 제3 곱셈기, 제3 곱셈기로부터 출력된 비트열과 미드앰블(MIDAMBLE) 비트열을 시간 다중화하여 출력하는 시간 다중화기와 시간 다중화된 비트열들에 제어 정보 비트들이 전송되는 셀의 식별 코드를 곱하는 소정의 채널수만큼의 제4 곱셈기들로 구성된다.기술의 효과 - 본 기술은 1.28MCPS에서 사용가능한 확산 인자와 채널 구조를 이용하여 고속 물리 액세스 채널(FPACH)에게 요구되는 동작을 실현할 수 있도록 한다.