일반기술
전계 방출 소자 및 그의 제조방법
- 개요 본 기술은 금속과 절연층의 재료를 혼합하여 상부전극을 형성함으로써 절연막의 절연파괴를 방지함과 아울러 터널 절연막과의 밀착력을 개선시킬 수 있는 전계 방출 소자 및 그의 제조방법에 관한 것임.- 특징 기판 상에 형성되는 하부전극과, 하부전극 양측 상에 형성되는 절연층과, 하부전극의 중앙부에 형성되는 터널 절연막과, 절연층과 터널 절연막 상에 형성되는 하부전극패드층과, 하부전극패드층 상에 형성되는 하부버스전극과, 터널 절연막 상에서 금(Au)과 산화규소(SiO2)의 혼합물로 형성되는 상부전극을 구비함.- 효과 금(Au)과 산화규소(SiO2)의 혼합물로 상부전극을 형성함으로써 절연막의 절연파괴를 방지함과 아울러 터널 절연막과의 밀착력을 개선시킬 수 있음.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-21
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.