일반기술

디지탈 영상 디코더의 클럭복원회로

기술의 개요 - 본 기술은 디지탈 영상 디코더의 클럭 복원회로에 관한 것으로, 특히 인가되는 동기신호에 따라 카운터를 근접시켜 클럭을 복원하는 디지탈 영상 디코더의 클럭 복원회로에 관한 것이다.기술의 특징 - 본 기술은 임의의 간격으로 입력되는 비트 스트림상의 헤더(header)정보에 실려있는 시간정보(PCR 또는 SCR)에 의해 부호화기(Encoder)의 시스템 클럭에 동기화된 클럭을 출력하는 디지탈 영상 디코더의 클럭 복원회로에 있어서, 로칼 클럭(Local Clock)을 발생하는 로칼 클럭발생기, 입력되는 제어신호에 의해 기준클럭수를 달리하여 로칼 클럭을 카운팅하여 기준클럭수마다 출력레벨을 변화시켜 클럭신호를 출력하는 시스템 카운터와, 시스템 카운터의 출력신호 및 제1헤더정보의 PCR값을 입력으로 하여 예측값(PCR’)을 출력하는 PCR 카운터, PCR 카운터의 예측값(PCR’)과 제2헤더정보의 PCR을 비교감산하는 감산기와, 감산기의 출력을 입력으로 하여 임계값 이상의 오차가 발생할때마다 제어신호를 출력하여 시스템 카운터의 기준클럭수를 변화시키는 임계값검출부, 시스템 카운터의 출력신호를 분주하여 수직, 수평동기신호를 발생하는 수직, 수평동기신호발생부, 로칼 클럭발생기의 출력신호를 ½ 분주하여 픽셀 클럭을 출력하는 분주기 등으로 구성되어 있는 것이 특징이다.