일반기술

메모리 셀 선택 회로를 포함하는 반도체 메모리 장치와 그것의 동작 방법

본 기술은 메모리 셀 선택 회로를 포함하는 반도체 메모리 장치와 그것의 동작 방법에 관한 것으로서 본 기술에 따른 반도체 메모리 장치는 메모리 셀 어레이, 제1 메모리 셀 선택 회로, 제2 메모리 셀 선택 회로, 및 주변 회로부를 포함한다. 메모리 셀 어레이는 복수의 워드 라인과 복수의 비트 라인을 공유하는 복수의 메모리 셀들을 포함한다. 복수의 메모리 셀들 각각은 기입 또는 소거 동작시 공급되는 전압에 따라 가변하는 저항값을 가진다. 제1 메모리 셀 선택 회로는 워드 라인 선택 신호들에 응답하여 복수의 워드 라인들 중 적어도 하나의 선택 워드 라인에 워드 라인 선택 전압을 출력한다. 제2 메모리 셀 선택 회로는 비트 라인 선택 신호들에 응답하여 복수의 비트 라인들 중 적어도 하나의 선택 비트 라인을 플로우팅 시키고, 나머지 비선택 비트 라인들에 비트 라인 차폐(shield) 전압을 출력한다. 본 기술에 따른 반도체 메모리 장치와 그것의 동작 방법은 메모리 셀의 크로스토크 현상이나 커플링 현상에 의한 동작 성능의 저하를 감소시킬 수 있다.