일반기술

ＦＡＬＣ 공정을 이용한 다결정 실리콘 ＴＦＴ - ＬＣＤ어레이 기판 제조시 채널 영역의 결정화 방법 및 채널 구조

본 기술은 기존의 FALC 공정을 적용한 저온 다결정 실리콘 TFT-LCD 어레이 기판 제조시 트랜지스터 채널 영역의 애스펙트비(aspect ratio)를 조절하여 TFT 소자의 채널 영역 내 결정화 효율을 향상시키는 방법에 관한 것이다. 기존 TFT 소자 내 정형화된 채널 영역의 애스펙트비(width/length=1 또는 2)로 인해 FALC 공정 적용시 채널 영역의 결정화 시간이 연장되고, 또한 결정화도에 있어서도 어느 정도 이상 증가하지 못하게 되어 이에 따른 유동성의 한계성이 나타나게 되는데, 본 기술에서는 FALC 공정의 주요변수인 전류 영향을 최적화할 수 있는 구조로 설계하여 결정화시킴으로 그러한 한계성을 극복하고자 하였다.다시 말해서, FALC공정시 결정화 효율이 전류의 영향을 받는 다는 점에 주목하여 결정화 통로역할을 하는 채널 영역 내 전류의 흐름을 채널 애스펙트비 조절을 통해 최적화함으로 결정화 효율을 향상시켰다., 본 기술에 따라 최적 설계된 애스펙트비를 갖는 채널 내 FALC 공정을 적용한 저온 다결정 실리콘 TFT-LCD 제조 방법에 의하면 같은 면적을 갖는 채널들 간의 애스펙트비를 1 이하로 설정함으로써 결정화 속도의 증가와 결정화도 향상 등의 보다 향상된 결정화 효율을 얻을 수 있게 된다.따라서, 간단한 공정변화로 TFT의 채널 영역의 결정화 시간 및 결정화도를 높임으로 향상된 TFT의 응답 속도를 기대할 수 있다.