일반기술
FED제조 공정중 진공 페키징 방법 및 그에 따른 패널 구조
- 개요 본 기술은 패널을 대기 환경에서 진공환경으로 로딩하기 위한 로드록 진공 챔버부를 메인 진공 챔버의 한쪽에 설치하고, 다른 로드록 진공 챔버는 메인 진공 챔버의 반대편에 설치하여 메인 진공 챔버의 진공 환경에서 작업을 마친 패널을 대기환경으로 다시 이송할 때 버퍼 챔버로 활용되도록 하는 진공 시스템을 이용한 진공 페키징 방법에 관한 것임.- 특징 전면에 애노드 전극과 포스퍼가 코팅되어 있는 페이스 플레이트와 전자방출원인 에미터와 게이트가 형성되어 있는 백 플레이트를 로드록 진공 챔버부를 통해 예비진공 상태에서 클리어시키는 제 1 과정과, 제 1 과정에서 클리어 되어진 백 플레이트와 페이스 플레이트를 메인 진공 챔버내로 이송시키는 제 2 과정, 및 제 2 과정을 통해 메인 진공 챔버내로 이송되어진 백 플레이트와 페이스 플레이트를 정렬한 후 메인 진공 챔버내의 고진공 환경속에서 체결하는 제 3 과정을 포함함.- 효과 진공 배기 프로세스와 진공 실링 프로세스를 10-7TORR이하의 고진공 속에서 인-라인으로 진공 브레이크없이 이루어지도록 함으로써 두께의 박형화 및 잔류기체를 최소화한 오랜 수명의 패널 실현이 가능.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-25
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.