일반기술
전계방출소자 및 그의 제조방법
- 개요 본 기술은 전계방출소자 및 그의 제조방법에 관한 것으로, 특히 MIM(METAL INSULATING METAL) 캐소드의 터널 산화막 하부에 전자 주입층을 형성하여 전자 방출 효율을 개선하도록 하는데 적당하도록 한 전계방출소자 및 그의 제조방법에 관한 것임.- 특징 기판 상에 형성된 하부 전극과, 하부 전극의 상부 일부를 제외한 부분에 형성된 양극 산화막과, 하부 전극의 상부 일부에 형성된 터널 산화막과, 터널 산화막 하부의 하부 전극 일부에 형성된 전자 주입층을 포함하는 전계방출소자와 이를 제조하는 방법을 제공함.- 효과 전자 방출 효율을 유지하면서 터널 산화막의 두께를 증가시키거나 인가 전압을 낮출 수 있으며, 이를 통해 소자의 효율과 신뢰성 및 수명을 개선하는 것은 물론이고 패널의 소비 전력을 절감 가능.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-28
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.