일반기술

공통 소오스 타입 아날로그 버퍼회로

본 기술은 표시부와 동일한 투명 절연기판상에 형성된 평판 디스플레이 구동회로에 관한 것으로 표시부와 동일한 투명 절연기판상에 형성된 평판 디스플레이 구동회로에 있어서 공통 소오스 타입으로 네거티브 피드백 루프를 형성하여 출력 이득을 높여서 구동능력을 높이고 이로 인하여 부하구동신호인 출력신호의 안정화 시간이 짧아지게 하고 목표 출력 정확도를 높이는 평판 디스플레이 구동용 아날로그 버퍼 회로에 관한 것이다. 본 기술에 따른 공통 소오스 타입 아날로그 버퍼 회로는, 제1전원과 제2전원 사이에 직렬로 연결된 제 1트랜지스터 및 제 2 트랜지스터를 포함하는 공통 소오스 팔로워 수단과 입력단, 공통 소오스 팔로워 수단의 입력단 및 공통 소오스 팔로워의 출력단 사이에 설치되어, 공통 소오스 팔로워 수단의 출력 전압 오프셋 검출시에 입력단으로부터 입력되는 입력 전압에 대하여 네거티브 피드백 루프를 형성하여 공통 소오스 팔로워 수단의 출력 전압 오프셋을 감소시키는 네거티브 피드백 수단을 포함하는 공통 소오스 타입 아날로그 버퍼 회로를 제공한다.본 기술에 의하면, 공통 소오스 타입의 아날로그 버퍼에 네거티브 피드백 루프를 형성하여 아날로그 버퍼의 전압이득을 높여서 출력 전압의 오차(오프셋)를 줄이고 버퍼의 구동능력을 높임으로써 부하구동신호인 출력신호의 안정화 시간이 짧아지도록 하여 소비전력을 감소시킬 수 있게 된다.

기술정보

기술분류
전기·전자 > 기타 전기/전자
보유기관
한양대학교
기술유형
일반기술
등록일
2008-01-30
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.