일반기술
비트에러율을 이용한 탭딜레이 조절방법 및 그를 이용한 탭딜레이 조절장치
- 개요 본 기술은 페이딩 환경에서 수신신호의 디코딩 에러를 방지하여 레이크 수신기의 수신성능을 향상 시키도록하는 비트에러율을 이용한 탭 딜레이 조절방법 및 그를 이용한 탭 딜레이 조절장치에 관한 것임.- 특징 비트에러율을 이용한 탭 딜레이 조절장치는 각각의 지연시간을 갖는 신호가 공급되어 조합되는 결합수단과, 지연시간을 갖는 신호의 신호세기를 검출하는 신호세기 검출수단과, 결합수단에 직렬접속되어 결합수단으로부터의 신호에서 비트 에러율을 검출하는 에러정정수단과, 신호세기 검출수단과 에러정정수단에 공통접속되어 비트 에러율과 신호세기의 값에 따라 지연시간을 선택적으로 가변하는 제어수단을 구비함.- 효과 페이딩 환경에서 디코딩 에러확률을 줄임과 아울러 페이딩 환경에 적응하도록 탭 딜레이를 조절하여 이동통신 단말기 및 기지국의 수신 성능을 향상시킬수 있음.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-01-31
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.