일반기술

곱셈기블록을 이용한 복소필터 및 이를 사용한 DBO-CSS 시스템에서의 정합 필터링 장치, 방법 및 DBO-CSS 수신기

본 기술은 일반적으로 곱셈기블록을 이용한 복소필터와, 이를 사용하는 DBO-CSS 시스템에서의 정합 필터링 장치, 방법 및 DBO-CSS 수신기에 관한 것이다.본 기술에 따른 곱셈기블록(multiplier block)을 이용한 복소필터(complex filter)는, 텝 계수(tab coefficient)의 실수부 값 및 허수부 값에 각각 입력신호의 실수부 값을 곱한 값을 출력하는 제1 곱셈기블록, 텝 계수의 실수부 값 및 허수부 값에 각각 입력신호의 허수부 값을 곱한 값을 출력하는 제2 곱셈기블록, 입력신호의 실수부 값과 텝 계수의 실수부 값을 곱한 값에서, 입력신호의 허수부 값과 텝 계수의 허수부 값을 곱한 값을 감산하는 제1 가산기, 입력신호의 실수부 값과 텝 계수의 허수부 값을 곱한 값에 입력신호의 허수부 값과 텝 계수의 실수부 값을 곱한 값을 가산하는 제2 가산기, 제1 가산기에 의한 결과를 지연 및 누적시켜 필터링신호의 실수부 값을 출력하는 제1 누적 및 지연기 및 제2 가산기에 의한 결과를 지연 및 누적시켜 필터링신호의 허수부 값을 출력하는 제2 누적 및 지연기를 포함한다.본 기술에 따른 곱셈기블록 이용한 복소필터과 복소필터를 사용한 DBO-CSS 시스템에서의 정합 필터링 장치 방법 및 DBO-CSS 수신기는 하드웨어 자원을 최소화하고 생산비용을 절감할 수 있는 이점을 제공한다.

기술정보

기술분류
통신 > 기타 통신
보유기관
한양대학교
기술유형
일반기술
등록일
2008-01-31
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.