일반기술

비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법

ㅇ 본 기술의 목적: 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터의 킹크전류(KINK CURRENT)를 억제하기 위해 두 개의 게이트 전극을 비대칭적으로 형성한다. 그리고 드레인 접합에 형성된 홀(HOLE)이 소스 전극까지 도달하는 것을 억제하여 포화 영역에서 킹크 전류가 억제되는 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법을 제공하는데 목적이 있다. ㅇ 기술 요약 및 특징:본 기술의 목적을 달성하기 위하여 본 기술의 비대칭 듀얼 게이트를 갖는 박막 트랜지스터는 제1 게이트 및 제 2 게이트로 된 듀얼 게이트와, 소스 및 드레인을 포함하는 듀얼 게이트 구조의 박막 트랜지스터에 있어서, 소스에 인접한 제1 게이트아래의 채널은 선형동작영역(linear operating mode)에서 동작하고, 드레인에 인접한 제2 게이트 아래의 채널은 포화동작영역(saturation operating mode)에서 동작하도록 제1 게이트의 길이는 제2 게이트의 길이보다 길게 형성되며, 제1 게이트와 제2 게이트 사이에는 부동 전위를 갖는 고농도 도핑 영역이 형성됨으로써 킹크 전류(kink current)를 억제함을 특징으로 한다.본 기술의 목적을 달성하기 위하여 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 제조방법은 (a) 기판 위에 다결정 실리콘 박막을 형성하는 과정과 (b) 다결정 실리콘 박막 위에 게이트 절연층 및 게이트 전극층을 증착하는 과정과 (c) 게이트 패터닝을 위한 사진 및 식각공정을 통해 게이트 전극층 및 게이트 절연층을 식각함으로써 제1 게이트의 길이가 제2 게이트의 길이에 비해 길게 형성되어 비대칭 구조를 갖는 듀얼 게이트 전극을 형성하는 과정과 (d) 불순물을 이온주입한 다음 활성화하여 제1 게이트 측에는 소스를 형성하고, 제2 게이트 측에는 드레인을 형성하며, 제1 게이트와 제2 게이트 사이에는 고농도 도핑영역을 형성하는 과정 및 (e) 층간 절연층 및 금속배선을 형성하는 과정을 포함함을 특징으로 한다. 본 기술에 의한 비대칭 듀얼 게이트를 갖는 다결정 실리콘 박막 트랜지스터는 킹크전류를 효과적으로 억제하여 일정한 출력 저항을 형성하여 아날로그 회로에서의 오동작을 방지할 수 있다. 이는 기존의 박막 트랜지스터-LCD 주변 회로는 물론, 최근 각광받고 있는 유기발광소자 (Active Matrix Organic Light Emitting Diode, AM-OLED)에서도 적용될 수 있는 구조로서 추가의 마스크 공정 없이 제작이 가능하고 별도의 전극이 필요 없다는 장점이 있다.