일반기술

극미세 다중 패턴의 형성 방법

본 기술은 반도체 제조공정에서의 측벽 패터닝 기법의 반복사용에 의해 극미세 다중 패턴을 형성하는 방법에 관한 것으로서, 다중 패턴을 형성하고자 하는 층 위에 버퍼층 및 단차 형성을 위한 막을 교대로 반복 증착하고, 사진 및 식각 공정을 통해 단차를 형성하고, 측벽층을 증착 후 이방성 식각으로 측벽을 형성하고, 단차를 형성하고 있는 막을 선택적으로 습식 식각하고, 이 측벽을 하드 마스크로 하여 버퍼층 및 아래쪽의 단차 형성을 위한 막을 이방성 식각하고, 단차 위의 측벽을 제거하고, 다시 측벽층을 증착 후 이방성 식각으로 측벽을 형성하고, lift-off 공정을 통해 단차를 형성하고 있는 막을 선택적으로 습식 식각함과 동시에 그 위의 버퍼층을 제거하고, 이 측벽을 하드 마스크로 하여 버퍼층 및 아래쪽의 단차 형성을 위한 막을 이방성 식각하고, 단차 위의 측벽을 제거하는 과정을 반복적으로 적용하여 극미세 다중 패턴을 형성하는 공정을 제공한다. ○ 기술 요약 및 특징 : 기판의 상부에 극미세 다중 패턴이 형성될 최종 패턴층을 형성하고, 최종 패턴층과 제 2 버퍼층 사이에 n개의 버퍼층 및 패턴층을 교대로 더 적층하고, 도 2h의 제 2 버퍼층의 상부에 제 2 패턴을 형성하는 공정이후, 측벽층을 증착하는 공정에서 측벽들을 제거하는 공정을 n회 반복하면 제 n+2 버퍼층의 상부에 버퍼층과 패턴층으로 이루어진 더욱 미세한 패턴을 형성하게 된다. 그런 다음, 다시 도 2i의 측벽층을 증착하는 공정에서 도 2n의 최종 패턴층에 미세한 패턴을 형성하는 공정을 수행하면 더욱 미세한 패턴을 형성할 수가 있다. 이와 같이, 본 기술에서는 각 패턴층의 사이에 버퍼층을 형성함으로써, 공정에 쓰이는 제한된 물질만을 사용할 수 있고, 이러한 반복적인 식각 공정에서도 선택비를 유지할 수 있고, 패턴이 형성되는 패턴층에 영향을 주지 않게 되어 근접효과를 피하며, 극미세 패턴을 형성할 수 있게 된다.