일반기술

증식형-공핍형 전계효과 트랜지스터 제조방법

기술의 개요 - 본 기술은 증식형-공핍형 전계효과 트랜지스터 제조방법에 관한 것으로, 단일칩상에 이종접합구조의 에피층 및 자기 정렬 게이트공정을 이용하여 증식형 및 공핍형 전계효과트랜지스터를 형성하기 위한 것이다.기술의 특징 - 본 기술은 증식형 전계효과 트랜지스터가 형성되는 제1영역과 공핍형 전계효과 트랜지스터가 형성되는 제2영역을 포함하는 반절연기판위에 매몰 P층을 형성하는 단계와, 매몰 P층상에 언도우프드 GaAs버퍼층, 언도우프드 AlyGa1-yAs(y=0.5)층, n+GaAs층, n+InxGa1-xAs(x=0.5)층을 선택적으로 실리콘이온을 주입하는 단계, 제1영역과 제2영역의 n+InxGa1-xAs(x=0.5)층 상부의 소정영역에 각각 게이트를 마스크로 하여 n+InxGa1-xAs(x=0.5)층 및n+GaAs층을 차례로 식각하는 단계, 식각에 의해 노출되는 언도우프드 AlyGa1-yAs(y=0.5)층 및 그 하부의 언도우프드 GaAs층에 소오스 및 드레인영역을 형성하는 단계 및 소오스 및 드레인영역 상부에 각각 소오스전극 및 드레인 전극을 형성하는 단계 등으로 구성되어 있는 것이 특징이다.기술의 효과 - 본 기술은 간단한 공정을 통해 재현성이 우수하고 문턱전압의 조절이 용이하며 특성이 향상된 증식형-공핍형 전계효과 트랜지스터를 구현할 수 있게 한다.