일반기술

증식형-공핍형 전계효과 트랜지스터 제조방법

기술의 개요 - 본 기술은 증식형-공핍형 전계효과 트랜지스터 제조방법에 관한 것으로, 단일칩상에 증식형 및 공핍형를 동시에 형성하기 위한 것이다.기술의 특징 - 본 기술은 증식형 전계효과 트랜지스터가 형성되는 제1영역과 공핍형 전계효과 트랜지스터가 형성되는 제2영역을 포함하는 반절연기판 위에 매몰 P층을 형성하는 단계와, 매몰 P층상에 언도우프드 GaAs버퍼층, 언도우프드 AlyGa1-yAs(y=0.5)층, n+GaAs층, n+InxGa1-xAs(x=0.5)층을 차례로 성장시키는 단계, 제2영역의 n+InxGa1-xAs층내로 확산시키는 단계, 제1영역과 제2영역의 n+InxGa1-xAs(x=0.5)층상의 소정부분에 각각 게이트를 이용하여 n+InxGa1-xAs층 및 n+GaAs층으로 이루어진 적층 구조 측면에 측벽절연막을 형성하는 단계, 기판 전면에 제2SiOx막과 제2SiN막을 차례로 형성하는 단계, 열처리 공정을 행하여 제2SiOx막의 실리콘이온이 언도우프드 AlyGa1-yAs층 및 언도우프드 GaAs버퍼층에 확산되도록 소오스 및 드레인영역을 형성하는 단계, 소오스 및 드레인영역 상부에 각각 소오스전극 및 드레인 전극을 형성하는 단계로 구성되어 있다.기술의 효과 - 본 기술은 용이한 공정을 이용하여 종래 기술보다 간단한 에피구조를 형성하여 수율의 향상을 기대할 수 있도록 하며, 단일칩상에 증식형/공핍형 FET를 용이하게 구현할 수 있게 한다.