일반기술

동기 메모리의 이중화 방법

- 개요 본 기술은 동기 메모리를 사용하는 프로세서 보드 이중화 방법에 관한 것으로, 특히 두 보드의 절체 시 발생하는 클락 위상차를 보정해 줄 수 있는 동기 메모리의 이중화 방법에 관한 것임.- 특징 운용 보드(ACTIVE-SIDE BOARD)와 예비 보드(STANDBY-SIDE BOARD)로 나누어지고, 각 보드에 메모리 제어부와 동기 메모리를 구비한 이중화 장치의 동기 메모리 이중화 방법에 있어서, 운용 보드의 메모리 제어부를 통해 운용 보드와 예비 보드의 동기 메모리에 동일한 데이터를 저장하는 단계와, 이중화 절체 시 예비 보드의 동기 메모리를 클락 서스펜드(CLOCK SUSPEND) 모드로 전환하는 단계와, 예비 보드의 동기 메모리와 메모리 제어부를 연결하고, 그 동기 메모리를 클락 서스펜드 엑시트(CLOCK SUSPEND EXIT) 모드로 전환하는 단계로 이루어짐.- 효과 보드 절체 시 발생하는 클락 위상차를 보정할 수 있고, FIFO 메모리를 사용하지 않고 동기 메모리만으로 클락 위상차를 보정함으로써, 비용 절감과 회로를 간소화시킬 수 있는 효과가 있다. 또한, FIFO 메모리 크기에 비례하여 발생하는 데이터 미러링의 지연 시간을 줄일 수 있음.