일반기술

부분 활성화 비트 시리얼 가산기

- 개요 본 기술은 입력 비트 상태에 의하여 디 프리플롭을 부분적으로 활성화시켜 전력소모를 절약하는 것임.- 특징 외부로부터 더하여지기 위한 제1 비트와 제2 비트 신호를 각각 입력하고 배타오어 연산하여 출력하는 배타오어 게이트와, 배타오어 게이트의 출력신호, 더하여지기 위한 제1 비트 및 제2 비트 신호, 캐리신호를 각각 입력하고 인에이블 신호에 의하여 가산처리하고 출력하는 가산부와, 가산부로부터 출력되는 가산결과를 입력하고 하이레벨 인에이블 신호에 의하여 비트 시리얼 가산기의 가산 결과로 출력하는 제1 출력버퍼와, 배타오어 게이트의 출력신호를 입력하고 로우레벨 인에이블 신호에 의하여 비트 시리얼 가산기의 가산 결과로 출력하는 제2 출력버퍼와, 제1 비트 신호를 입력하고 분석하여 하이레벨인 경우에 하이레벨의 인에이블 신호를 출력하는 활성화제어부와, 가산부로부터 인가되는 캐리출력 신호와 활성화제어부로부터 인가되는 인에이블 신호를 클럭신호에 의하여 입력하고 이전 클럭신호에 의하여 저장된 캐리출력신호를 가산부에 캐리입력 신호로 출력하는 디프리플롭이 포함되어 이루어짐.- 효과 디 프리플롭을 부분적으로 비활성화 하여 전력소모를 줄이고, 기존 인터페이스를 그대로 사용함.