일반기술

더블 게이트 에프이티(FET)의 제조방법

- 개요 본 기술은 더블 게이트 에프이티(FET)의 제조방법에 관한 것임.- 특징 절연성 기판 위에 절연막 및 제 1 도전형 고농도 폴리 실리콘층을 순차적으로 형성한 후, 포토 리소그래피 공정을 이용하여 제 1 도전형의 고농도 폴리 실리콘층을 선택적으로 식각하여 제 1 게이트 전극을 형성하는 단계와, 제 1 게이트 전극을 포함하는 웨이퍼 표면위에 제 1 게이트 산화막층, 채널 영역용의 실리콘층, 제 2 게이트 산화막층 및 제 2 게이트 산화막층을 보호하고 제 2 게이트 전극용의 제 1 도전형 고농도 폴리 실리콘층을 순차적으로 형성하는 단계와, 포토 리소그래피 공정을 이용하여 소오스 및 드레인 영역으로 이용할 부분을 패터닝하고 채널 영역 용의 실리콘층에서 에치스톱 되도록 제 2 게이트 전극 형성용 제 1 도전형 고농도 폴리 실리콘층과 제 2 게이트 산화막층을 선택적으로 식각하는 단계와, 식각된 웨이퍼의 전표면에 제 1 도전형 고농도 폴리 실리콘층을 증착하고 포토 리소그래피 공정을 이용 패터닝 한 후 선택적으로 식각하여 소오스/드레인 및 제 2 게이트 전극 영역을 분리하여 형성하는 단계를 구비함.- 효과 이득 및 핀치-오프 특성이 뛰어난 더블 게이트 FET을 안정되게 제작할 수 있음.