일반기술

전계방출소자 제조방법

- 개요 본 기술은 전계방출소자 제조방법에 관한 것으로, 특히 MIM(METAL INSULATING METAL) 캐소드의 터널 산화막 손상을 최소화하여 전계방출소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계방출소자 제조방법에 관한 것임.- 특징 기판 상에 형성된 하부 전극을 상부 일부를 제외하고 양극 산화하여 양극 산화막을 형성하고, 형성된 구조물 상부에 직접 이중 절연막을 성막하는 단계와, 구조물 상부에 차례로 공정에 따른 후속 적층막들을 형성 및 패터닝하는 단계와, 구조물을 차례로 식각하여 양극 산화 되지 않은 하부 전극의 상부가 노출되도록 전자 방출 개구부를 형성하는 단계와, 개구부에 의해 노출된 하부 전극의 상부에 터널 산화막을 형성한 후 구조물 상부 전면에 최상부 전극을 형성하는 단계를 포함함.- 효과 하판 형성 공정에서 발생할 수 있는 터널 산화막의 손상을 최소화하여 소자의 신뢰성과 수명을 개선하는 효과와 함께, 터널 산화막 손상을 복구하기위한 공정들을 생략 할 수 있음.

기술정보

기술분류
전기·전자 > 기타 전기/전자
보유기관
한국산업기술진흥원
기술유형
일반기술
등록일
2008-02-26
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.