일반기술

메모리 제어장치

기술의 개요 - 본 기술은 데이터가 랜덤하게 입력되는 경우 이를 일정한 레이트(Rate)로 출력하여 주는 메모리 제어 장치에 관한 것이다.기술의 효과 - 본 기술은 스무딩/디스무딩을 위한 메모리를 기존의 셔플 메모리의 남는 영역에 할당하여 이용함으로써 시스템의 가격을 낮추고, 스무딩/디스무딩용 메모리를 기존 메모리와 공유하기 위해 시리얼 클럭에 의해 시스템을 운용함으로써 셔플 메모리의 억세스 타이밍을 확보하여 셔플 메모리의 각 과정 즉, 내부 ECC, 스무스 버퍼의 출력 데이터 저장, 외부 ECC와 스무스 버퍼로의 데이터 기록 과정을 일정 시간 동안에 서로 충돌없이 수행할 수 있도록 한다. - 또한, 다수개의 3상태 버퍼와 제어 신호를 이용하여 셔플 메모리의 데이터 버스를 인터페이스부와 공유하도록 함으로써 버스 라인 및 먹스등 부가 로직을 감소시킬 수 있으며, FIFO를 이용하여 가변 레이트로 입력되는 데이터의 충돌을 방지할 수 있다.