일반기술

반도체 소자 제조방법

기술의 개요 - 본 기술은 게이트전극의 길이를 짧게 하여 게이트전극의 저항을 줄이고 트랜지스터 특성의 균일도 및 공정수율을 향상시키기에 적당한 이중 리세스 반도체 소자 제조방법을 제공하기 위한 것이다.기술의 특징 - 본 기술은 반도체 기판상에 반도체 기판의 일정영역이 드러나도록 제 1 감광물질을 형성하는 공정과, 제 1 감광물질을 마스크로 반도체 기판에 제 1 리세스영역을 형성하는 공정, 제 1 감광물질과 반도체 기판에 절연막을 증착하는 공정, 제 1 리세스영역 양측의 제 1 절연막상에 제 1 리세스영역보다 넓은 폭을 갖는 제 2 감광물질을 형성하는 공정, 제 2 감광물질을 마스크로 절연막을 식각하여 제 1 감광물질 양측면 및 제 1 리세스영역 양측에 측벽절연막을 형성하는 공정과, 측벽절연막 및 제 1, 제 2 감광물질을 마스크로 제 2 리세스영역을 형성하는 공정, 제 1, 2 리세스영역 및 제 1, 2 감광물질상에 금속막을 증착하는 공정, 반도체층을 식각하여 제 1 리세스영역과 접하도록 T자형의 게이트전극을 형성하는 공정, 제 2 감광물질과 절연막과 제 1 감광물질과 측벽절연막을 차례대로 제거하는 공정으로 구성된 것이 특징이다.