일반기술
전계 방출 소자 제조 방법
- 개요 본 기술은 전계 방출 소자 제조방법에 관한 것으로, 특히 MIM(METAL INSULATOR METAL) 캐소드의 터널 산화막 손상을 최소화하여 전계 방출 소자의 신뢰성과 수명을 연장하는데 적당하도록 한 전계 방출 소자 제조방법에 관한 것임.- 특징 기판 상에 형성된 하부 전극 상부 중앙에 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터 패턴을 형성하여 터널 산화막이 형성될 영역을 보호한 후 하부 전극의 측면에 양극 산화막을 형성하는 단계와, 구조물 상부에 차례로 필드 절연막, 상부 전극버스, 상부 절연막을 형성하는 단계와, 구조물에 개구부를 형성하며 차례로 식각하여 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터를 마지막으로 제거하는 단계와, 박막 하드마스크와 그 박막 하드마스크 식각에 사용한 포토레지스터의 제거로 드러난 하부 전극을 산화하여 터널 산화막을 형성하고, 구조물 상부에 최상부 전극을 형성하는 단계를 포함하여 이루어짐.- 효과 전계 방출 소자의 신뢰성과 수명을 연장시킬 수 있음.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 한국산업기술진흥원
- 기술유형
- 일반기술
- 등록일
- 2008-02-28
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.