일반기술

유크리드 알고리즘 연산회로

본 발명은 고속연산이 가능하면서도 유크리드 알고리즘 연산회로의 하드웨어 크기를 감소시키도록 한 RS 코드를 디코딩하기 위한 유크리드 알고리즘 연산회로를 제공하기 위한 것으로, 에러 정정 능력 t인 (n,k)리드 솔로몬 코드의 유크리드 알고리즘 연산회로에 있어서, 제 1 ~ 제 5입력을 각각 가짐과 동시에 연산시 제수값을 출력하는 제 1 출력과 나머지 값을 출력하는 제 2 출력을 각각 가지며 직렬로 연결 접속된 2t개의 유크리드 셀과, 상기 유크리드 셀의 최종단에 직렬로 접속되고 제 1 ~ 제 3입력을 가지며 연산시 몫값을 출력하는 출력을 가지는 터미널셀을 구비하고, 상기 맨 앞단에 배치된 유크리드 셀의 제 1 입력은 제로가 , 나머지 각 유크리드 셀의 제 1 입력 및 터미널 셀의 제 1 입력은 바로 앞단의 유크리드 셀의 제 2 출력이 접속되며, 각 유크리드셀의 제 2 입력은 초기값 저장용 쉬프트 레지스터의 각 출력이, 그리고 각 유크리드 셀의 제 3 입력은 터미널셀의 출력이, 각 유크리드셀의 제 4 입력과 터미널셀의 제 2 입력은 신드롬 계산회로의 각 출력이, 맨앞단의 유크리드셀의 제 5 입력은 제로가, 나머지 유크리드셀의 제 5 입력과 터미널셀의 제 3 입력은 바로 앞단의 유크리드셀의 제 1 출력이 각각 접속 연결되도록 구성함을 특징으로 한다.