일반기술

SOI 소자와 bulk 소자의 장점을 결합한 새로운 3차원 소자의 제조 방법과 응용

본 발명은 SOI 기판위에 형성한 SOI 트랜지스터와 bulk 트랜지스터 구현 및 그 응용에 관한 것으로, 상세하게는 소자의 크기 축소와 단 채널 효과 개선을 위해 SOI 기판 위에 제작된 핀 전계 효과 트랜지스터와 Joule heating에 의한 열 전달, 노이즈, 정전기 방전 등의 문제 해결을 위한 bulk 트랜지스터의 서로 다른 특성과 문턱전압을 갖는 전계 효과 트랜지스터를 단일 웨이퍼 위에 제작하는 방법과 구조, 그리고 응용에 관한 것이다. SOI 기판위에 핀 전계 효과 트랜지스터를 형성한 후 기판 상단의 실리콘과 하부 절연막의 식각을 통하여 전기적으로 분리된 실리콘 기판 위에 single gate 트랜지스터 또는 멀티(multi-) 게이트 핀 전계 효과 트랜지스터를 형성함으로 디지털과 아날로그 회로를 동시에 구현 가능하며 SOI 위에 형성된 핀 전계 효과 트랜지스터의 정전기 방전 보호 트랜지스터로 사용될 수 있으며, 단일 웨이퍼에 이미지 센서를 형성할 수 있어, 고밀도 집적 및 높은 동작속도, 낮은 제작단가를 실현할 수 있다. 이러한 기반 기술은 반도체 소자의 크기를 지속적으로 줄일 수 있게 하여 고집적 반도체 IC 개발과 반도체 산업 전반에 걸쳐 파급 효과가 크다.