일반기술

나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된반도체장치

1. 기술의 개요본 기술은, 실리콘 등으로 구성될 수 있는 피처리기판 상에 금속층 또는 절연층을 증착하는 공정과, PR층을 증착한 후, 다수의 홀 형상에 따라 패턴을 형성하여, 잔류 PR층과 함께 금속층 또는 절연층이 노출되게 하는 공정, 애싱 공정을 통해 잔류 PR의 폭을 감소시켜, 금속층 또는 절연층의 노출 면적을 증가시키는 공정, 노출된 금속층 또는 절연층 위를 절연성 또는 도전성재료로 증착(또는 충진)하는 공정 및, 잔류 PR을 제거하여 나노 홀을 형성하는 공정을 구비하여 이루어지는 나노 홀 형성방법 및 이 나노 홀 형성방법을 통해 제조된 반도체장치를 제공한다.2. 기술의 특징본 기술에 의하면, 금속층 식각 등의 복잡한 공정을 거치지 않고, PR애싱을 이용하여 하향식 접근방식(상부로부터 하부층으로)으로 나노미터 규격의 홀을 균일하게 구현할 수 있도록 된 나노 홀 형성방법을 제공하는 효과가 있다.

기술정보

기술분류
전기·전자 > 기타 전기/전자
보유기관
성균관대학교
기술유형
일반기술
등록일
2008-07-11
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.