일반기술

실리콘 건식식각을 이용한 웨이퍼 표면의 나노 피라미드 구조 형성방법 및 이 구조를 이용한 게이트 메모리

본 기술은 RF 플라즈마 반응관 내에서 반응가스를 혼합하고 RF 입력파워의 조절을 통하여 플라즈마를 발생시켜 반응성 이온 에칭 방법으로 실리콘 웨이퍼를 건식 식각하여 실리콘 웨이퍼 표면에 나노 피라미드 형태의 구조를 형성하고, 형성된 나노 피라미드 형태의 구조를 통하여 플로팅 게이트 메모리의 양자점과의 접촉면을 증가시켜 플래시 메모리의 데이터 저장 용량을 증대시키기 위한 실리콘 건식식각을 이용한 웨이퍼 표면의 나노 피라미드 구조 형성방법에 관한 것이다.본 기술은, 진공 상태의 RF 플라즈마 반응관내부의 전극에 실리콘 웨이퍼를 투입하는 웨이퍼 투입 단계, RF 플라즈마 반응관 내부에 불화유황(SF6)과 산소(O2)가스를 주입하는 가스 주입 단계,, 가스가 주입된 RF 플라즈마 반응관 내부에 RF 전력을 인가하여 플라즈마를 발생시키는 플라즈마 발생 단계, 투입되는 불화유황(SF6)과 산소(O2)가스의 유량이 불화유황(SF6) : 산소(O2)가 20~25sccm : 10~15sccm의 가스 분압을 가지도록 조정하고, RF 플라즈마 반응관 내부에 인가되는 RF 전력을 90~110W로 조정함으로써 조정된 플라즈마를 통하여 실리콘 웨이퍼를 나노 피라미드 형태로 건식 식각하는 실리콘 웨이퍼 표면 식각 단계를 포함하는 것이다.