일반기술

ＡＬＤ 방법에 의한 반도체 디바이스 및 그 제조 방법

○발명의 정의본 발명은 반도체 디바이스에 관한 것으로, 보다 상세하게는 원자층 증착 방법(atomic layer deposition : ALD) 방법으로 낮은 저항의 Ni 박막을 증착하여 니켈 실리사이드를 형성하는 반도체 디바이스 및 그 제조방법에 관한 것이다.현재 CMOS(Complementary Metal-Oxide Semiconductor) 공정상에서 소자의 집적도와 성능을 높이기 위해 경쟁적으로 소자의 크기를 축소하고 있다.또한, 소자의 크기가 축소됨에 따라 증가하는 소스/드레인과 게이트의 접촉저항을 낮추기 위해 실리사이드가 사용되어 왔고, 최근에는 금속 게이트의 응용으로 FUSI(fully silicide)가 연구되고 있다.○발명의 효과본 발명은 원자층 증착 방법(ALD) 방법으로 Ni 박막을 증착하여 니켈 실리사이드를 형성함으로써, 65나노 이하의 선폭을 가지는 CMOS 소자의 살리사이드 공정과 FUSI 게이트 공정에 적용할 수 있게 한다.또한, 증착된 Ni 박막은 보다 낮은 온도에서 증착됨에도 PVD 방법에 의해 얻어진 면저항 값 이하의 낮은 저항값을 가질 수 있게 한다.또한, Ni 박막은 1(100nm):16(1.6㎛)과 같은 큰 단차를 가진 굴곡(비아 컨택트 홀 트렌치)에서 완벽하게 증착될 수 있다. 이는 차후 단차가 큰 FinFET와 같은 3D 소자에서도 ALD NiSi가 적용 가능하다.또한, ALD 방법으로 증착된 Ni 박막은 RTP 공정 진행상에서 탄소의 잔류에 의한 자동 캡핑층(auto-capping layer) 형성으로 공정도중 발생하는 불순물의 침투를 방지하고 NiSi 형성을 위한 RTP 구간을 넓게 확보할 수 있게 한다.