일반기술

프로그램 가능한 저전력 분주기

본 설계물은 프로그램 가능한 주파수 분주기에 관한 것으로, 더욱 상세하게는 높은 주파수를 발생시키는 위상 고정 루프(Phase Locked Loop, PLL)을 이용한 주파수 합성기 (Frequency Synthesizer)에서 설정된 프로그램에 의하여 고속의 클럭을 분주하는 저전력ㆍ고속의 프로그램 가능한 주파수 분주기 (Programmable Freqeuncy Divider, PD) 에 관한 것이다.이동 기기의 발달로 인해서 0.9~2.4GHz에서 동작하는 GSM, GPS, DCS1800, WCDMA과 무선 LAN 등의 표준을 만족시키는 주파수 합성기의 역할이 중요해졌다. 그림 1은 위상 고정 루프를 사용한 주파수 합성기를 나타내며, 주파수 합성기는 전압제어발진기(Voltage Controlled Oscillator, VCO), 위상검출기(Phase Detector, PD), 저역통과필터(Low Pass Filter, LPF)와 분주비를 조절할 수 있는 프로그램 가능한 분주기 (PD)로 구성된다. 이러한 세부 블록 중에서 분주기는 전압 제어 발진기에서 발생하는 고속의 클럭을 분주하므로, 전력 소모가 아주 크다. 따라서 본 기술에서는 새로운 구조를 이용한 프로그램 가능한 저전력 주파수 분주기가 개발되었다.