일반기술

16-bit ISA 프로세서를 위한 효과적인 fetch stage 디자인 기술

16-bit ISA(Instruction Set Architecture)는 코드 집의 집적도가 높은 장점이 있으나, 단일 명령어에 표현할 수 있는 정보가 제한되어 있다. 이 때문에 간단한 연산도 복수의 명령어로 표현되어 프로세서의 성능을 제한하는 단점이 있다. 특히 불필요한 move 명령어가 많이 사용되게 되는데 본 기술은 16-bit ISA 프로세서의 fetch stage에서 이러한 move 명령어 역할을 다른 명령어에서 함께 실행될 수 있도록하여 불필요한 move 명령어의 실행에 따른 성능 저하를 제거하도록 고안되었다. 본 기술은 16-bit ISA 프로세서가 갖는 높은 코드 집적도의 장점을 그대로 유지하면서 취약점인 프로세서 성능 저하의 문제점을 극복할 수 있는 기술이다. 이에 따라서 기존의 실행파일에 대한 100% 호환성을 유지하는 장점이 있다. 또한 기존의 프로세서 코어 설계의 대부분 그대로 이용하여 fetch stage를 확장하여 성능 이득 얻을 수 있다.본 기술은 상용 프로세서 코어에 적용하여 FPGA 수준에서 검증되었다.