일반기술

UWB 수신단을 위한 6-bit 1GS/s CMOS A/D 변환기

본 기술은 UWB 수신단을 위한 CMOS A/D 변환기로 정의 (※ 하단 관련 도면 참조) - UWB 통신을 위한 6-bit 해상도, 1GS/s 의 변환속도를 만족 - UWB 시스템의 Baseband 블록과 SoC 에 적합한 소 면적 특성 - 0.18um CMOS 공정으로 구현, 1.8V±0.2V 전원전압에서 동작 - Folding-Interpolation 구조로 구현, 기존 Flash 구조에 비해 소 면적, 저 전력 특성기술의 특징 및 핵심내용 - 0.18um CMOS 공정, 1.8V 전원전압을 사용한 60mW 의 저 전력 특성 (60uW/MSPS) - SoC 에 적합한 0.27mm2 의 소 면적 특징 (ADC Core - without PAD) - 낮은 입력 커패시턴스와 높은 성능특성 (ENOB 5.3bits@100MHz input)주요 회로기술 및 기존 기술과의 차별성 (※하단 관련 도면 또는 제품이미지 참조) - Folding amplifier 를 절반으로 감소하는 회로기법 적용 (소 면적 구현가능) - Phase error 를 보정한 새로운 resistive-interpolation 기법 적용 - Switching block 이 필요 없는 auto switching encoder 기법 제안