일반기술
동화상 인코더를 위한 정수 변환 장치
H.264와 같은 동화상 압축 기술에서 예측 에러에 대한 정수 변환을 수행하는 정수 변환 장치를 제시한다.본 발명의 정수 변환 장치는 입력 데이터에 대하여 가산 또는 감산 연산을 각각 수행하여 지정된 비트 수만큼 증가한 비트 수를 갖는 데이터를 출력하는 복수의 가산기 및 감산기를 포함하는 제 1 가감산단, 제 1 가감산단 출력 데이터의 쉬프트 연산 수행 결과에 대하여 가산 또는 감산 연산을 각각 수행하여 지정된 비트 수만큼 증가한 비트 수를 갖는 데이터를 출력하는 복수의 가산기 및 감산기를 포함하는 제 2 가감산단, 제 2 가감산단의 출력 데이터에 대하여 가산 또는 감산 연산을 수행하여 지정된 비트 수만큼 증가한 비트 수를 갖는 데이터를 출력하는 복수의 가산기 및 감산기를 포함하는 제 3 가감산단 및 제 3 가감산단 출력 데이터의 쉬프트 연산 수행 결과에 대하여 가산 또는 감산 연산을 각각 수행하여 지정된 비트 수만큼 증가한 비트 수를 갖는 데이터를 출력하는 복수의 가산기 및 감산기를 포함하는 제 4 가감산단으로 이루어져, 동화상 압축 인코더 구현시 하드웨어 복잡도를 낮출 수 있고, 처리 속도를 향상시킬 수 있다.
기술정보
- 기술분류
- 정보 > 기타 정보
- 보유기관
- 광주과학기술원
- 기술유형
- 일반기술
- 등록일
- 2008-12-01
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.