일반기술

자기터널접합을 이용한 논리회로

본 발명은 자기터널접합을 이용한 논리회로에 관한 것으로서, 자기터널접합의 하부전극의 입력을 제거하고, 상부전극 상부면에 입력층을 추가하여 3개 이상의 입력층으로 구성함으로써, 상기 3개 이상의 입력층의 두개 이상의 전류 방향에 대응되도록 자유층의 자화 방향이 결정되고, 이에 따라 논리회로의 초기준비단계를 제거시킬 수 있으며, 초기준비단계가 제거됨에 따라 동작 속도를 증가시킴과 동시에 논리회로의 구현 효율을 증가시킬 수 있고, 상기 자기터널접합 소자를 이용하는 논리 회로를 구현함에 있어서, 추가되는 논리 소자들을 최소화시킬 수 있으므로 집적 회로의 집적율을 최대화할 수 있는 자기터널접합을 이용한 논리회로을 제공하기 위한 것으로서, 그 기술적 구성은 전류가 도통하도록 구비되는 상부전극과 하부전극과, 상기 상부전극과 하부전극 간에 증착되는 자성강층인 고정층 및 자유층과, 상기 고정층 및 자유층 간에 절연하도록 증착되는 절연층으로 이루어지는 자기터널접합; 상기 상부전극의 상부면에 위치하여 상기 자기터널접합의 고정층 및 자유층의 자화를 위하여 정방향의 전류가 인가되는 제1 입력층 및 제3 입력층과, 역방향의 전류가 인가되는 제2 입력층; 상기 자기터널접합의 각 출력이 입력되는 감지 증폭기; 를 포함하여, 상기 입력층에 입력된 논리 레벨에 따라 상기 감지 증폭기 출력으로 XNOR 연산을 수행하는 것을 특징으로 한다.