일반기술

반도체 집적회로의 타이밍 시뮬레이션 방법

기술 개요)o본 발명은 칩 레이아웃 결과 존재하는 기생 성분을 추출하는 캐드 알고리즘에 관한 것이다. 본 발명은 반도체 칩 설계를 위해 설계자가 입력한 마스크 레이아웃 정보를 독출하여 여러가지 종류의 세그먼트를 정의하고, 각각의 세그먼트에 노드 넘버, 세그먼트 넘버를 부여함으로서, 등가회로 생성에 필요한 기생 성분 계산을 위한 수치해석 영역을 정의할 수 있으며, 부여된 노드 넘버 및 세그먼트 넘버를 이용하여 쉽게 넷 리스트를 구성하는 방법임기술 특징 및 대표청구항)o반도체 칩의 타이밍 시뮬레이션을 수행하는 방법에 있어서, (A) 설계자의 마스크 레이아웃으로부터 정보를 독출하여 노드 세그먼트를 생성하고 노드 넘버를 부여하는 단계;(B) 상기 생성된 세그먼트들에 부여된 노드 넘버 및 세그먼트 넘버로부터 수치 해석 조건 데이터를 생성하는 단계; (C) 상기 생성된 수치 해석 조건 데이터를 이용하여 수치 해석적인 방법으로 기생 성분을 계산하는 단계; 및(D) 상기 생성된 세그먼트들과 세그먼트들에 부여된 노드 넘버 및 세그먼트 넘버, 계산된 기생 성분을 조합하여 넷 리스트를 생성하여 SPICE 시뮬레이션을 수행하는 단계를 포함하는 타이밍 시뮬레이션 방법임