일반기술
듀얼 에지에서 트리거되는 위상 검출기 및 듀티 사이클 변화가 적은 전압 제어 지연 셀을 포함하고 빠른 동기 시간을 가지는 지연 동기 루프
DET-PD에 gain curve가 개선된 TSPC-PD를 이용함으로써 -2π~2π의 phase capture range를 가지면서도 DET-PD의 gain을 유지 하였으며, VCDL의 buffer를 개선하여, VCDL을 통과할때 생긴 duty cycle distortion을 복원하였고, 마지막으로 buffer에서 완벽하게 복원하지 못한 duty cycle 차이는 DET-PD안에 있는 DCDCC에서 compensation 해줌으로써, 기존의 DET-PD의 gain에서 거의 손해를 보지 않으면서도 안정적으로 동작할 수 있도록 하였다.
기술정보
- 기술분류
- 전기·전자 > 기타 반도체
- 보유기관
- 연세대학교
- 기술유형
- 일반기술
- 등록일
- 2008-12-29
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.