일반기술

전하 트랩 영역을 이용한 멀티-레벨-셀 비휘발성 메모리 소자

본 기술은 기존의 구조를 탈피한 새로운 비휘발성 메모리 소자의 개념 및 그 제조 방법에 관한 내용으로, 특히 금속 나노점을 전하 트랩 사이트 (Charge trap site)로 사용하며, 기존의 전형적인 MOS 구조를 탈피하여 본 기술에서 새롭게 제안하는 구조를 통해 1개의 메모리 소자에 4bit 이상의 저장 능력을 갖는 멀티 레벨 셀 메모리 소자에 대한 개념과 그 제조 방법을 제공하는데 그 목적이 있다. 본 기술에서 제안하는 메모리 소자의 경우, 소스와 드레인 영역이 형성된 실리콘 기판 위에 제작이 되며, 터널링 절연막, 금속 나노닷, 블로킹 절연막, 게이트 전극을 순차적으로 형성한다. 여기에서 터널링 절연막과 블로킹 절연막은 SiO2로 형성되고, 일함수 (work function)가 큰 금속, 예를 들어 금, 은, 니켈, 백금 등이 금속 나노닷을 형성하기 위한 물질로 사용될 수 있다. 4bit 이상의 멀티 레벨 셀은 금속 나노닷으로 이루어진 전하 트랩 사이트가 가지는 전하의 지역화 특성에 의해 이루어 질 수 있다. 새롭게 제안되는 구조는 기존 MOS 구조의 3 전극 (소스, 드레인, 게이트) 형태에서 발전하여, 4개 이상의 전극(4+terminal)을 가지는 구조이며, 각 bit는 여러 가지 게이트 모양(사각형, 육각형, 팔각형)의 꼭지점에 해당하는 지역에 저장이 되는 특성을 갖는다.