일반기술

전계방출소자 제조방법

본 발명은 전계방출소자(field emitter display) 제조방법에 관한 것으로, 제1반도체판을 결정 의존성 식각하여 몰드를 형성하고, 이를 이용하여 팁 어래이를 형성한 뒤 제2 반도체기판을 상기 팁 어래이에 접합하여 소자 제조를 완료하므로서, 1) 몰드(mold)용 기판과 팁 어래이의 받침대로 쓰이는 기판이 동일 재질(예컨대, 단결성 실리콘)로 형성되어 VLSI 기술과의 호환성이 있으며, 2) 아울러 비교적 평탄한 반도체 표면 상에서 사진식각공정을 비롯한 후처리 공장(예컨대, 게이트 절연막 및 게이트 전극 패터닝 공정)이 진행되므로 단차(step coverage) 등에 의한 공정상의 어려움을 제거할 수 있어, 팁 높이에 제한없이 공정을 용이하게 실시할 수 있게 되고, 또한3)양질의 열산화막을 게이트 절연막으로 활용할 수 있는 고신뢰성의 전계방출소자를 구현할 수 있게 된다.1. 제1반도체기판을 결정의 존성 식각하여 나라로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체기판 전체에 절연막을 성장시키는 단계; 제1반도체길판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁재료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체기판 부분을 제거하는 단계; 상기 절연막 상에 게이트 전극용 금속막을 증착하고, 상기 팁의 끝부분이 드러나도록, 상기 절연막 및 게이트 전극용 금속막을 식각 패터닝하는 단계;로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.2. 제1항에 있어서, 상기 팁 어래이 및 절연막에 제2반도체기판을 접합하는 공정은, 접합하고자 하는 면을 세척한 후 화학적 처리를 하여 표면을 친수화 하는 공정과; 상온에서 두 표면을 접촉시켜 수소결합에 의한 초기 접합을 실시하는 공정 및, 초기 접합된 두 기판을 소정 온도에서 열처리하는 공정을 더 포함하는 것을 특징으로 하는 전계방출소자 제조방법.3. 제1항에 있어서, 상기 팁 어래이는 다결정 실리콘이나 텅스텐, 또는 화학기상증착과 스퍼터링 및 증발에 의해 형성되는 금속 및 반도체 재료, 전기 혹은 무전해도금에 의한 금속재료들 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 전계방출소자 제조방법.4. 제1항에 있어서, 상기 제2반도체 기판을 팁 어래이 및 절연막에 접합하는 공정은 상기 팁 어래이의 재료가 금속일 경우에는 응용에 의한 접합, 실리사이드 형성에 따른 접합 및 진공 내에서의 금속접합 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 전계방출소자 제조방법.5. 제1항에 있어서, 상기 제2반도체 기판을 틱 어래이 및 절연막에 접합하는 공정은, 스퍼터링법으로 파이렉스막이나 산화막을 접합하고자 하는 면에 형성한 후, 정전 열접합하여 형성하는 것을 특징으로 하는 전계방출소자 제조방법.6. 제1반도체기판을 선택 식각하여 날카로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체판 전체에 절연막을 성장시키는 단계; 제1반도체기판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁제료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체판 중 소정두께 부분을 식각 제거하는 단계; 일부분이 시각된 제1반도체기판표면상에 게이트 절연막 및 게이트 전극용 금속을 증착하는 단계; 상기 팁의 끝부분이 드러나도록 절연막 상에 게이트 전극용 금속막을 증착하고, 상기 절연막 및 게이트 전극용 금속막을 식각 패터닝하여 반도체 웨이퍼를 기판으로 하는 전계방출소자를 제공하는 단계; 로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.7. 제6항에 있어서, 상기 제1반도체기판은 화학적 식각을 이용하는 방법, 고농도 붕소 확산층이나 매몰 산화층을 제1반도체기판 내에 형성하여 이를 식각저지층으로 이용하는 방법 및, 전기화학적 자동 시각정지를 이용하는 방법 중 선택된 어느 한 방법으로 상기 소정 두께만큼 식각처리되는 것을 특징으로 하는 전계방출소자 제조방법.8. 제6항에 있어서, 상기 제1반도체 기판은 팁 어래이 상에 형성된 절연막이 드러나지 않도록 식각처리하는 것을 특징으로 하는 전계방출소자 제조방법.9. 제1반도체기판을 선택 식각하여 날카로운 꼭지점을 가지는 적어도 하나의 몰드를 형성하는 단계; 상기 몰드표면을 포함하여 제1반도체기판 전체에 절연막을 성장시키는 단계; 제1반도체 기판상의 절연막 상에 팁재료를 증착하는 단계; 몰드 내부에 있는 팁재료를 제외한 나머지 팁재료 부분을 제거하여 팁 어래이를 형성하는 단계; 절연막 및 팁 어래이로 이루어져 있는 표면에 제2반도체기판을 접합시키는 단계; 몰드로 사용된 제1반도체기판 중 소정두께 부분을 식각 제거하는 단계; 일부분이 식각된 후에 잔류하는 제1반도체기판을 열산화하고, 그 위에 게이트 전극용 금속을 증착하는 단계; 상기 팁의 끝부분이 드러나도록 상기 제1반도체기판, 열산화막 및 게이트 전극용 금속막을 식각 패터닝하는 단계;로 이루어지는 것을 특징으로 하는 전계방출소자 제조방법.10. 제9항에 있어서, 상기 제1반도체기판은 상기 팁 어래이의 끝부분이 일부 드러날 정도의 소정 두께만큼 식각처리되는 것을 특징으로 하는 전계방출소자 제조방법.11. 제9항에 있어서, 상기 제1반도체기판은 상기 절연막 및 팁 어래이가 드러나지 않을 정도의 소정 두께만큼 식각되는 것을 특징으로 하는 전계방출소자 제조방법.12. 제11항에