일반기술

초대규모급 설계 검증을 위한 하드웨어적으로 구현된 대규모 디지털 시스템과 시뮬레이션을 이용하는 디버깅장치 및 이를 이용한 디버깅 방법

본 발명은 설계된 수백만 게이트급 이상의 디지탈 회로의 설계검증 및 검사를 위한 효과적인 디버깅 방법에 관한 것이다.; 본 발명에서는 임의의 서버용 컴퓨터에서 수행되어지는 본 발명의 입출력탐침 시스템 수단(혹은 모듈)로 하여금 설계검증 및 검사 대상회로에 입출력 탐침을 가능하게 하는 탐침용 부가회로를 부가하여 탐침이 가능한 확장된 회로를 자동화된 방식으로 생성하게 한다. 아울러 본 발명의 입출력탐침 인터페이스 모듈은 상기 입출력탐침이 가능한 확장된 회로가 하드웨어 칩으로 구현되어져서 있는 하드웨어 보드와 상기 서버용 컴퓨터를 연결시키고 상기 하드웨어 보드의 수행을 제어하면서 특정 시점이나 특정 조건에서 상기 하드웨어 보드 상의 상기 하드웨어 칩에 대한 출력탐침 또는 입출력탐침을 수행하여 상기 서버용 컴퓨터와 상기 하드웨어 칩간에 상기 설계검증 및 검사 대상 전체 회로의 부분회로에 대한 수행결과 정보를 빠르게 교환할 수 있도록 한다. 아울러 상기 서버용 컴퓨터와 상기 설계검증 및 검사 대상 회로의 부분회로를 시뮬레이션하는 임의의 시뮬레이션 서버용 컴퓨터를 이용하여 에뮬레이션과 시뮬레이션을 1차례이상 자동적인 방법으로 빠르게 번갈아 가면서 수행하게 하여 매우 효과적인 디버깅을 가능하게 한다.